当今许多高密度FPGA器件都是如同BGA的网格封装。在系统开发阶段，探测这些器件上的管脚来决定信号状态很困难甚至根本不可能。这使得物理调试电路成为一个艰难的挑战。
Altium Designer改进了FPGA的JTAG功能，无需从物理上访问管脚即可动态研究器件上的管脚状态。JTAG 边界扫描可透明地监控器件上的信号状态，当Altium Designer系统连接到合适的开发板（如Altium独立于器件的NanoBoard，或具有 JTAG的原型或制造板）时，内置的实时JTAG 浏览器可方便地查看所有 JTAG 器件上的管脚状态。这就是Altium Designer交互式FPGA开发技术 – LiveDesign的一部分。
JTAG 浏览器提供目标器件的封装和符号查看功能。用户可以手工输入器件管脚状态快照，或在电路运行时动态地显示更新情况。用户可以隐藏不使用的管脚，而选择集中于设计中的任意单个或组网络，用户可方便地监控其所感兴趣的管脚状态。
管脚状态也可动态地在项目和PCB版图的源原理图上反映和显示，在整个设计流程方便地跟踪信号。
通过Altium Designer，用户在操作电路确定正确状态变化时可以实时监控关键线路的状态，方便地查看问题（如粘连的信号线）。可方便地查看 FPGA器件物理管脚的状态，或系统支持的任意JTAG 器件，提供有价值的帮助，在物理层调试设计，使用如FPGA这样高管脚数量的JTAG器件。