越来越快的时钟速率及更快的串行数据交换使高速设计成为主流的板卡开发需要考虑的事项。高速信号传播对物理设计具有特殊的要求。Altium Designer 采用以服从设计规则的方式支持高速设计，为差分信号管理和集成的信号完整性分析提供了完整的系统级支持。
Altium Designer扩展的规则系统可实现创建以高速设计和差分信号为目标的约束。例如，您可以设定网络允许的最大长度、在网络中控制过孔的数量、匹配定义网络的长度，根据需求自动添加可弯曲的线段。您也可以指定允许的最大可并行的布线数量，避免信号间串扰，完全限定板卡上差分信号对的物理版图。
差分信号工作
越来越多的差分信号在主流板卡设计中被使用，尤其在使用了可编程器件后。FPGA 供应商甚至把扩展的LVDS 功能引入到其低成本器件中，因为它不仅改进了反射噪声，也改进了电磁干扰(EMI)和功耗。 Altium Designer 为差分信号提供系统范围的支持，您可以充分利用今日FPGA提供的LVDS 能力。
可以在原理图或PCB级定义差分信号对 – Altium Designer 会在整个项目中应用和同步这些定义。通过连接的 FPGA 和 PCB 项目，Altium Designer 会自动把FPGA 项目中定义的差分对信号映射到物理设计中合适的信号对。
Altium Designer的PCB 编辑器具有差分信号交互式的布线支持，用户在遵从设计规则的情况下可同时对差分对的两个网络进行布线。这为差分信号从FPGA设计到PCB版图设计提供了集成的系统级支持。
管理信号完整性问题
现代逻辑族上快速的边缘转换使信号完整性分析成为物理设计流程的一个关键部分。尤其 FPGA会带来很多问题。要防止过多的反射需要正确终结信号线，而这些器件上广泛的可编程 I/O 特性使之更为复杂。
Altium Designer 可在输入阶段和板卡版图阶段进行信号完整性分析。这样就可以在进行PCB版图前确定潜在的问题范围、决定正确的终结策略并添加必要的器件到设计中。
可在最终板卡上运行全面阻抗计算、信号反射和串话分析，校验版图完成后在真实世界中的设计性能。信号完整性筛选内建在Altium Designer 规则系统中，可作为正常板卡DRC流程的一部分校验潜在的信号完整性问题。